

Universidad Nacional

Escuela de Informática

Curso: Arquitectura de Computadoras - EIF205

Proyecto 1: Calculadora Digital Basada en ALU de 16 bits

Variante: Visualización de Operador y Entrada de Signo Dinámica (Grupo 3)

Keilor Baltodano Martínez

Andrey Chacón Sanchez

Jorge Navarro Vega

30 de septiembre de 2026

1. Introducción

El presente informe documenta el diseño, la simulación y la verificación de una calculadora digital de 16 bits construida alrededor de una Unidad Aritmético-Lógica (ALU), implementada en el simulador Digital. El proyecto corresponde al Núcleo Base Común exigido en el curso, integrando la variante de hardware asignada: Visualización de Operador y Entrada de Signo Dinámica.

El núcleo base ejecuta suma y resta en complemento a 2, y operaciones lógicas AND y OR, seleccionadas mediante un bus de control $OP[1 : 0]$:

OP_1	OP_0	Operación
0	0	Suma ($A + B$)
0	1	Resta ($A - B$)
1	0	AND ($A \wedge B$)
1	1	OR ($A \vee B$)

2. Núcleo Base: ALU de 16 bits

2.1. Sumador Completo (FA) y ADDSUB16

La base aritmética es el sumador completo (Full Adder). A partir de él, se construyó el sumador de acarreo segmentado de 16 bits (ADD16). La resta se obtiene reutilizando este sumador mediante una señal de modo M , la cual vale 1 únicamente cuando $OP = 01$.

$$M = \overline{OP_1} \cdot OP_0$$

Esta señal se aplica a compuertas XOR en el operando B (invirtiéndolo bit a bit) y al acarreo de entrada ($C_{in} = M$), logrando el complemento a 2: $A + (\overline{B} + 1) = A - B$.

3. Variante: Operador y Signo Dinámico

3.1. Decodificador de Operador (OPDISP)

El módulo OPDISP decodifica el bus $OP[1 : 0]$ para encender los segmentos del display. Físicamente, el circuito agrupó salidas comunes para optimizar hardware: $S_1 = (a, c, f)$, $S_2 = (b, e)$, $S_3 = (d)$ y $S_4 = (g)$.

3.2. Detector de Signo (SIGN) y Display (SIGNDISP)

SIGN evalúa si el resultado es negativo. Toma el bit más significativo (R_{15}) y lo habilita solo en operaciones aritméticas ($OP_1 = 0$):

$$S = R_{15} \cdot \overline{OP_1}$$

El módulo **SIGNDISP** recibe S y lo enruta exclusivamente al segmento g , aterrizando los pines a, b, c, d, e, f para evitar estados flotantes. Si $S = 1$, se despliega un guion medio (-).

3.3. Conversor a Magnitud Absoluta (ABS16)

Cuando $S = 1$, el resultado crudo en complemento a 2 se convierte a su magnitud absoluta antes de enviarlo a los displays hexadecimales. Se emplea el algoritmo de complemento a 1 más 1, donde S actúa como C_{in} y habilita las compuertas XOR:

$$MAG = (R \oplus S) + S$$

4. Tablas de Verdad y Mapas de Karnaugh

Se justifican las reducciones del decodificador **OPDISP** a partir de las agrupaciones de los segmentos.

OP_1	OP_0	(a, c, f)	(b, e)	d	g	Símbolo
0	0	0	1	0	1	+ (Suma)
0	1	0	0	0	1	- (Resta)
1	0	1	1	0	1	A (AND)
1	1	1	1	1	0	O (OR)

Ecuaciones Lógicas Optimizadas:

- Salida común $(a, c, f) = OP_1$
- Salida común $(b, e) = \overline{OP_0} \vee OP_1$
- Salida independiente $d = OP_1 \cdot OP_0$
- Salida independiente $g = \overline{OP_1} \cdot \overline{OP_0} = \overline{OP_1} \vee \overline{OP_0}$

5. Esquemas de Bloques

5.1. Circuito Principal (MAIN)




Figura 1: Datapath principal interconectando la ALU, ABS16, y los displays.

5.2. Vista Interna de Subcircuitos Clave




Figura 2: Módulo ALU16 (izquierda) y Conversor ABS16 (derecha).




Figura 3: Decodificador OPDISP (izquierda) y Decodificador SIGNDISP (derecha).

6. Verificación y Casos de Prueba




Figura 4: Validación de resta negativa ($2 - 5 = -3$). El decodificador OPDISP marca "-", el SIGNDISP se activa ("-") y ABS16 muestra la magnitud absoluta "0003".